EDA-DC

小容量SRAM还是DFF？ TSMC的28nm或40nm工艺，这个“临界点”通常是在1~2kbits左右。

零散知识点：

1. get_selection：从GUI中点击某个位置可以查看对应位置cell的路径
2. net: net is a connection between cells/ports.
3. cell：例化的第二个参数，也就是我们起的子模块名字，get_attribute [get_cells I_FSM] ref_name会打印第一个参数，对应的Module名字，get_cells -hier会带上层次

1. all_inputs、all_outputs查找：help all_* help get*
2. get_attribute -help ：get_attribute [get_cells U_matrix/U_spi/spi_en_reg] ref_name 获取对象的属性，ref_name这种可能不知道，得通过list_attribute -application –class cell/port/design/pin...获得所有的属性再去查，不过常用的不多
3. get_cells*-hierarchical -filter ref_name=~DFF*：过滤带DFF名字开头的cell，类似的还有get_ports* -filter port_direction==out，get_pins -hier *CTRL* -filter is_hierarchical==true
4. get_attribut [get_pins I_DECODE/Crnt_Instrn[24]] full_name会返回带层次结构的结果I_DECODE/Crnt Instrn[24]

环境约束

1. Specify a drive on all inputs, except clk and Cin*, using the buffer bufbd1 in the library
2. The Cin* ports are chip-level inputs and have a 120ps maximum input transition.
3. All outputs, except Cout, drive a maximum load equivalent to 2 times the capacitance of the “I” pin of the cell bufbd7 (see Note below).
4. The Cout port drives a maximum load of 25 fF

set driving_cell -lib_cell bufbd1 -library cb13fs120 tsmc_max [remove_from_collection [all_inputs] [get_ports "clk Cin*"]]
set_input_transition 0.12 [get_ports Cin*]

set_load [expr 2 * {[load_of cb13fs120_tsmc_max/bufbd7/I]}] [get ports out*]
set_load 0.025 [get_ports Cout*]

set_opeating_conditions -max cb13fs120_tsmc_max

使用check_designcheck_timing来查找错误

design ware

 一类是常规的功能，比如加减法、乘除法、fifo之类的，这种是集成在design compiler里了，可以在dc的目录下看有哪些dw ip，其中low power版本的是要单独的license的。  另一类，比如dmac，busmatrix，uart，i2c之类的，需要安装s家的coretool工具，并且要有对应ip的文件，使用coretool工具生成代码，如果想到明文的代码，还是要有对应的license，否则生成的是密文的代码

1.简介–基础概念

几个库的概念：

1. Design Library & Synthetic Library
2. Design Library 是不可以被综合工具优化的硬核。
3. Synthetic Library 扩展名为 “.sldb”, 是 DC 再高层次综合优化时候用的。属于算法级别映射到物理级别之间的一个媒介。DW01_addsub/DW01_add这些都 是synthetic library 里面的。配置了他们的parameters 之后，就能映射到design library 了。
4. Synthetic library 中还包括了 synthetic operator, synthetic module library, binding library, implementation declarations 组成的，1 负责运算符的对应，2 负责 DW01_addsub 这类module 的对应，3是1和2的连接用，4是连接之后的对应 到design library 中去
5. Synthetic Library 在DC的安装目录下本来就有有Standard synthetic library。在DC的.syonpsys_dc.setup中填入的synthetic library 是额外的综合库，可以与standard library并用

如何使用？ ---> Instantiation

module DW01_add_inst (in1, in2, cin, sum, cout);
parameter wordlength = 8;
input [wordlength-1:0] in1, in2;
input cin;
output [wordlength-1:0] sum;
output cout;

DW01_add #(wordlength)
  inst(.A(in1), .B(in2), .CI (cin),.SUM(sum), .CO(cout));

endmodule

高级使用方法